PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-138946

(43) Date of publication of application: 13.06.1991

(51)Int.CI.

H01L 21/331 H01L 29/73

(21)Application number : 01-276537

(71)Applicant: SONY CORP

(22)Date of filing:

24.10.1989 (72)Inventor

(72)Inventor: GOMI TAKAYUKI

AAT


MIWA HIROYUKI

KASHIWANUMA AKIO

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To avoid the decrease in breakdown strength between a base and a collector and the increase in collector resistance by providing a diffusion blocking layer for blocking the diffusion of impurities on the neighboring part between a specified semiconductor region part and another semiconductor region part and beneath a semiconductor layer containing impurities. CONSTITUTION: An impurity-diffusion blocking layer 4, i.e., e.g. an SiO2 surface insulating layer 31, which can block the diffusion of impurities from an impuritycontaining semiconductor layer 2, is provided on a specified region part 1 of the semiconductor substrate 21, i.e., e.g. an collector-electrode leading-out region 25, and beneath the impurity-containing semiconductor layer 2, e.g. a collector electrode 35C, on the side of another region part 3 neighboring the region 1 (25), i.e., a base region 50. Thus the diffusion of impurities from the impurity- containing semiconductor layer 2 to a position in contact with the base region 50 is avoided, and the



trouble such as the decrease in breakdown strength due to the occurrence of high concentration on the side of a collector is avoided. The width of an opening is sufficiently enlarged, and the collector resistance can be decreased.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

⑩日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-138946

Int. Cl. 5

識別記号

庁内整理番号

❷公開 平成3年(1991)6月13日

H 01 L 21/331 29/73

8225-5F H 01 L 29/72

審査請求 未請求 請求項の数 1 (全12頁)

半導体装置 ⑤発明の名称

> 爾 平1-276537 ②特

願 平1(1989)10月24日

⑩発 明 者 五 味 孝 行 浩 之 個発 明 者 栢 沼 昭 個発 明 者 の出 類 ソニー株式会社 東京都品川区北品川6丁目7番35号 ソニー株式会社内 東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北品川6丁目7番35号

弁理士 松隈 秀盛 四代 理 人

発明の名称

特許請求の範囲

所定の半導体領域部に不純物含有の多結晶半導 体剤がコンタクトされる辛等体装置において、

上記所定の半導体領域部の、他の半導体領域部 と隣接する部分上で上記不純物含有半導体層下に 上紀不純物の拡散を阻止する拡散阻止層が介在さ れてなることを特徴とする半導体装置。

発明の詳細な説明

以下の順序で本発明を説明する。

- 産業上の利用分野
- 発明の母要
- 従来の技術
- D 発明が解決しようとする課題
- E 課題を解決するための手段(第1図)
- 作用
- 実 治 例
- H 発明の効果

A 産業上の利用分野

本発明は半導体装置、特にパイポーラトランジ スタを具備する半導体集積回路に適用して好遊な 半導体装置に係わる。

B 発明の概要

本発明は半導体装置に係わり、所定の半導体領 娘部に不報物含有半導体層がコンタクトされる半 導体装置において、その所定の半導体領域の、他 の半導体領域部と隣接する部分上で不純物合有半 媒体暦下にその不執物の拡散を阻止する拡散阻止 層が介在された構成とする。このようにすること によって上述した所定の半導体領域部と他の半導 体領域部間の耐圧向上を図る。

C 従来の技術

従来エミッタ、ペース及びコレクタを、セルフ アライン(自己整合的) に多結晶シリコンを通じ ての不純物ドーピングによって形成する構造をと って組高速パイポーラトランジスタを構成するも

のの提案が値々されている(例えば特開昭61-25 5064号公開公報参照)。

第7回はこの場合の一例を示し、(70)は半導体 基体、(71),(72) 及び(73)はそれぞれ多結晶シリ コン暦を示し、多結晶シリコン層(71)からの不執 物ドープによってペース領域の電極取出し領域 (74) が形成され、多結晶シリコン暦(72) を通じて の不純物ドーピングによってペース動作領域(75) とエミッタ領域(76)とがそれぞれ形成される。多 結晶シリコン園(73) はコレクタ電極となり、コレ クタ電極取出し領域(77)上にわたって被募される。 多結晶シリコン暦(71)及び(73)は、同一工程で形 成した多結晶ショコン層より成り、これらと多結 品シリコン層(72)との間にはSiO。等の層間絶縁層 (78) が形成され、多結晶シリコン層(72) の周峰に はサイドウェール(78N) が形成されるものである が、このサイドウォール(78N) の形成及び多結晶 ショコン層(72)の形成前にペースの動作領域(75) とペース電極取出し領域(74)間を連結するペース 連結領域(79)がイオン注入等によって形成される。 (80) は低濃度コレクタ領域、(8i) は低比無抗コレクタ埋込み領域を示す。

ところがこのような構成による場合、コレクタ電極となる不純物を含有する多結晶シリコン暦(73)がベース側においても直接的に半導体体(70)上に接していることによっの不純物は低級で不知りの表面に拡散してマース領域に極く強力のあるいは接してコレクタ側を高速度化する恐れが出まる。は、これがベース・コレクタは野圧の問題でいる。 で、これがベース・コレクタはの問題でいるのはないなどのの問題に対象を発生するな分離用の厚いいの。 は、これがベース・コレクタは、まるの問題でいる。 で、これがベース・コレクタは、まずを発生がある。 の、これがベース・コレクタは、まずの問題でいる。 は、これがベース・コレクタは、1000では、100では、100では、100では、100では、100では、100でによる分離を示し、(83)はチャンネルストップ領域を示す。

また他の例としては、第8回に示すように分離 絶禄暦(82)の一部に貫通して多結晶シリコン暦 (73)を形成するという構成の提案もなされている。 しかしながらこの場合においては多結晶シリコン 暦(73)の、その分離絶禄暦(82)の貫通部の斯面積 を充分大にとることができないにもかかわらずこ

の貫通部は分離絶縁暦(82)の厚さに対応して長くなることから、コレクタ抵抗が大となってバイボーラトランジスタの高速化を阻害するという問題 点が生ずる。

D 発明が解決しようとする課題

本発明においては主として上述したベース・コレクタ間耐圧の低下、またコレクタ抵抗の増大化の回避を図ることを目的とする。

€ 課題を解決するための手段

本発明においては第1 図にその略級的断面図を示すように、所定の半導体領域部(I) に不続物合有半導体層(Dがコンタクトされる半導体設置において、その所定の半導体領域部(I) の他の半導体領域部(I) の後の半導体領域部(I) と静接する部分上で不純物合有半導体層(D) 下に不純物の拡散を阻止する拡散阻止層(4) が介在された機成とする。

F 作用

G 実施例

本発明をパイポーラトランジスタによる半導体 集積回路に適用する場合の一例を、その略線的断 面図を示す第1 図と、さらにその製造工程図を示

45 間平3-138946 (3)

す第2回を参照してその理解を容易にするために 製造方法の一例と共に詳細に説明する。

(21) は半導体基体で、この例においては第1 導電型の例えばり型のシリコンサブストレイト(22)の一主面上に選択的に第2 導電型の例では n型の不統物が高速度をもって選択的に例えば拡散された埋込み領域(23) が形成され、これの上に第2 導電型のこの例では n型のシリコン半導体層(24) がエピタキシャル成長されてなる。

先ず第2図Aに示すように、必要に応じて半導体層(24)を関切って埋込み領域(23)上の一部に埋込み領域(23)と連接し得る深さに選択的にコレクタ電極取出し領域(25)が選択的拡散あるいはイオン件入等によって形成される。

その後第2図Bに示すように半導体層(24)上に例えば表面無酸化によって形成したSiO。下地膜(26)と耐酸化の例えばSiN(Si,N。)マスク層(27)とを全面的に形成し、フォトレジスト層(28)を光学的手法すなわちフォトレジストの塗布、露光及び現像によって最終的に回路素子を形成する部分上

すなわちこの例では埋込み領域(23)上に対応する 部分に被替形成してこれをマスクに、あるいは図 示しないがSiQ,によるエッチングマスクを形成し てこれをマスクに、SiN 耐酸化マスク層(27)に対 して選択的エッチングを行い、さらにこれをマス クにこれの下のSiQ,下地線(26)をエッチングしさ らに半導体層(24)に対して所要の深さの清(29)を エッチングすることによって形成する。

そして第2図Cに示すよう、清(29)内の耐酸化マスク層(27)によって覆われていない部分のシリコン半導体層(24)の表面を熱酸化して厚い分離絶経層(30)を形成する。すなわちいわゆる LOCOSによって厚さ5000~7000人の分離絶経層(30)を形成する。その後耐酸化マスク層(27)と必要に応じでこれの下のSiO。下地膜(26)を除去して新たに絶経層(30)が形成されていない半導体層(24)に後述する多結晶半導体中の不純物の拡散を阻止する不純物が拡散阻止離となり得る表面絶経層(31)を例えば半導体層(31)の表面を熱酸化した1000人程度の厚さのSiO。表面絶縁層によって形成する。この場合、

分離絶縁層(30) 及び表面絶縁層(31) の表面は、はは一平面を形成するように溝(29) の表さ、分離絶縁層(30) 及び表面絶縁層(31) の厚さ等の選定を行うことが望ましい。そしてこの分離絶縁層(30) を検切って各回路業子形成領域部間を検切るパターンをもって第1 導電型のチャンネルストップ領域(32) を、例えばイオン注入によって形成する。このイオン注入は例えば「空の不統物のボロンB~を360keV以上で10''cm-*のドーズ量をもって分離絶縁層(30) 上からこれを検切ってイオン注入し、チャンネルストップ領域(32) が半導体層(24) を検切る深さに形成する。

第2 図Dに示すように、表面起縁層(31) に対してフェトリングラフィによる選択的エッチング等によって所定の半導体領域部(1) この例ではコレクタ電極取出し領域(25) 上とこれに跨接する他の半導体領域(3) とにそれぞれ関ロ(33) 及び(34) を両者間に所定の幅Wが存在するように穿設する。

- 第2図Eに示すように、表面絶縁層(31)の開口(33)及び(34)を通じて第1及び第2の半導体領域

部(1)及び(3)上を覆って不純物が導入されていない ノンドープ多結晶シリコン半導体圏(35)をCVD (化学的気相成長) 法等によって形成する。

第2図ドに示すように、少なくとも関口(33)を有する部分上を含んで最終的に所定の半導体領領部(1)この例ではコレクタ電播取出し領域(25)に純対する電極及びその配線上のマスク層(36)を、例定は日知の元光学的手法(写真技術)によって形成でのパターンのフォトレジストによって形成(36)が依然のではカーンの不純物性に露呈した多結品半導体層(35)に発してされず外部に露呈した多結品半導体層(35)に第1導電型この例ではロ型の不純物例えばポーンと、

第2図Cに示すように、不純物注人の第1のマスク層(36)を除去し、新たに不純物注入の第1のマスク層(36)と逆パターンの関係をもって例えばフォトレジストよりなる不純物注入の第2のマスク層(37)は

持周平3-138946 (4)

第2 図 H に 示すように多結晶半導体層(35) 上の 段林的にコレクタ 電極及びベース 電極と、 さらに ベース領域及びエミッタ領域を形成する部分上に 選択的にフォトレジスト等のエッチングマスク層 (38) を光学的手法によって形成し、これをマスク として多結晶半導体暦(35)のエッチングマスク圏 (38)によって変われていない部分をニッチング除 去する。

第2回1に示すようにエッチングマスク層(38) を除去し、再びフォトレジスト等のエッチングマ スク(39)を全面的に被着形成し、これに対して最 株的にエミッタ形成部上を含みさらに最終的にペ - ス動作領域とさらにこのペース動作領域とペー ス電極取出し領域とを連結する連結ペース領域の 形成部上を含んで窓(40)を穿設し、この窓(40)を 通じて多結晶半導体層(35)をエッチングして、多 枯晶半導体層(35)をコレクタ電極(或る場合はそ の配線部を含む) (35C) と、ペース電極(収る場合 はその配線部を含む)(358)とを分離すると共に、 窓(34)を通じて半導体層(24)上に被着されたペー ス電磁(358) の最終的にペース電極取出し領域と なる部分を残してエッチング除去し、欠除邸(41) を形成する。その後半導体暦(24)の上述の窓(40) 及び欠除部(41)を通じて外部置への露呈部に第1 導電型例えばp型の不純物の例えばポロンBをイ

オン注入して不純物イオン注入領域(42)を形成する。さらに図示しないが第2の厚電型の不純物を深くイオン注入して最終的に得るペース領域の深さを規制する第1等電型の不純物導入領域(80)を形成する。

第2図」に示すように、欠除部(41) 内を含んで ・ は 間 例 えば SiO。を C V D 法によって全面的に所 要の原さに形成し、その後加熱 アニール処理を施 して後述する性いエッチング(ライトエッチング) によって侵され難いマスク層の形成を行い、、 後エッチバックを行って欠除部(41) の内側壁にサイドウェール(43 M) を形成し、欠除部(41) より小 なる内径を有する窓(44) を形成して半導体層(24) のイオン注入領域(42) 上の一部の、 最終的にエミッタ領域を形成する部分を外部に露呈する。

そして窓(44) 内を含んで例えば多結晶シリコン 半導体層(45) を全面的にCVD法等によって形成 する。

第2回 K に示すように半導体層(45) をフォトリソグラフィによるパターンエッチングしてエミッ

タ電極 (その配象を含む)(46) を形成する。そし てこのエミッタ電極(46)となる半導体層(45)を通 じて第1導電型の不純物をイオン往入し、その後 加熱アニール処理を行ってその往入不純物の拡散、 活性化によってペース動作領域(47)を形成し、ペ - ス電橋(358) からの不能物の拡散及び活性化に よってベース取出し領域(48)を形成し、更に同時 にイオン注入領域(42)からの不純物の拡散及び活 性化によって領域(47)及び(48)を連結するペース 連結領域(49)を形成する。このようにして領域 (47)(48)及び(49)によってペース領域(50)を形成 する。この場合前述したようにn型の不純物を深 く注入した不純物導入領域(80)によって領域(47) のp型の不純物が相殺されて領域(47)の深さが投 く規定される。そして多結晶シリコン半導体層 (45)を通じて第2導電型の不執物をイオン住入し アニール処理を施してエミッタ領域(51)を形成す ると共に多結晶シリコン半導体層(45)を不能物ド ーピングによって低比抵抗化したエミッタ電極 (46)となす。

特閒平3-138946 (5)

その後第!図に示すように、必要に応じて多結 品シリコン半導体層よりなるコレクタ 電極(35C) 、 エミッタ電極(46)、ベース電極(35B) 上にそれぞ れ絶縁層(43)に対して電極窓開けを行って、それ ぞれ金属例えば紀安よりなる良導電性層(52)を、 それぞれ全面蒸費、フォトリングラフィによるパ ターンエッチング等によって被着形成して各コレ クタ、ベース及びエミッタ電極の低比低抗化を図 り得る。

或る場合は、これらA2等の良導電性層(52)に変えて例えば各多結晶シリコン暦(35C)。(35B) 及び(45)上にこれを低比抵抗化するタングステン等の金属間を被替してシリサイド化するか、多結晶層上にシリサイド層が形成されたいわゆるポリサイド層による構成とすることができる。

このようにすれば、埋込み領域(23)上の n 型の 半導体層(24)の一部によってコレクタ領域(53)が 形成され、その一部にコレクタ電極取出し領域 (25)が形成されコレクタ領域(53)上にベース動作 領域(47)、ベース連結領域(49)、ベース電極取出 し領域(48) によって形成されたペース領域(50) が 形成され、このペース領域(50) の動作領域(47) 上 にエミッタ領域(51) が形成された p n p 型のトラ ンジスタがそれぞれセルファラインをもって形成 されてなる。

またこのように本発明による半導体装置においのように本発明による半導体装置におのの作用をの半導体領域部(1)すなわちこれののではコレクタ電極(35C) すなわち不純物含有半導体層のが他の領域(3)がたって領域(50)が拡大を登りにしたので、この不純物が介在されるようにしたので、ス領域(53)の近角半導体層のからの不純物がベース領域(53)の近傍にまで延在してコレクタ・ベース間耐圧 Voccoの低下を生じるような不都合が回避される。

なお上述した例においては、チャンネルストップ領域(32)の形成を第2図Cで説明したように、 厚い分離絶縁層(30)を貫通してイオン注入によって形成した場合であるが、ある場合は第2図Bで 説明した講(29)の形成後にその所定部に第1導電

型の不純物、この例ではp型の不純物を選択的に 拡散してチャンネルストップ領域(32)を形成する こともできる。しかしながらこの場合においては チャンネルストップ領域(32)の拡散形成後に長時 間高温加熱例えば厚い分離絶縁層(30)を形成する LOCOS処理等を伴うことによって、チャンネルス トップ領域(32)が拡大してこれが埋込み領域(32) に近接してその耐圧低下を招来する恐れがある。 このことから、このチャンネルストップ領域の拡 大を見込んでチャンネルストップ領域の配置面積 を確保しておくときは、全体の面積が大となる不 都合がある。またこのチャンネルストップ領域 (32)の拡大化に伴ってその接合面積の増大したが って寄生容量の増大化が伴う恐れがある。ところ が、第2図で説明したように、 LOCOS 処理後すな わち厚い分離絶縁層(30)の形成後に深いイオン生 入によってチャンネルストップ領域(32)を形成す る場合にはこのような不都合を回避できる。

また上述の半導体装置において、第 2 図で説明 したようにそのペース領域(50) において、その動

一方、この種半導体装置において、コレクタ抵抗の低減化を図るために第1図に示すように埋込み領域(23)上にベース領域側に向って突出するコレクタのいわゆるペデスタル領域(54)をイオン住人によって形成する方法を採り得る。

この場合、上述したベース領域(50)の柔さを規

特開平3-138946 (6)

制するコンペンセイト方法すなわち導入領域(80)を形成するためのイオン注入と、ペデスタル領域(50)を形成するためのイオン注入は、共に同一の導電型の不純物のイオン注入によることから同一工程で行うことの検討をした。しかしながら、これらは同一注入工程で行うことはと望ましくないという結論が得られた。

の不純物ポロンBの不純物遺産分布を示し、曲穏 (62) はコレクタ埋込み領域(23) を構成する n 型の 不能物Asの不能物濃度分布を示し、曲線(53)はエ ピタキシャル半導体層(24) と前近したコンペンセ ィトの不純物導入領域(80)及びペデスタル領域 (54)を形成するためのn型の不純物りん(P)の 不執物濃度分布を示し、曲線(64)はペース領域を 形成するp型の不執物ポロンBの不執物温度分布 を示し、さらに曲線(65)はエミッタ領域を形成す る n 型の不能物ひ案(As) の 後度分布を示す。 また 同図において実験曲線(86)は全体の場合的すなわ ち実質的不執物濃度分布を示す。このような構成 によれば、曲線(63) においてコンペンセイトのイ ォンの打込みによって生ずる部分(63A) の存在に よるp型不乾物のコンペンセイトによってそのペ - ス幅Wb が抑制すなわち箱小化される。一方ペ デスタル領域(54) の形成のためのりんのイオン注 入による曲線(63)に生じた高濃度分布邸(63B) に よってコレクタ建度がベース餌の近傍にまで高め られ、この領域がペデスタル領域(54)として形成

されてコレクタ抵抗の低減化が図られる。

このようにコンペンセイト用の導入領域 (84) を形成するイオン注入工程とペデスタル領領域 (54) の形成のためのイオン注入とを別のプログラ さングによるイオン往入によって形成するのは、 先にも述べたようにこれらコンペンセイトのため のイオン往入とペデスタル領域(54) の形成のため のイオン往人とそ同時に両者を満足するイオン注 入の条件が設定できないことに因る。

すなわち第4区においては、コンベンセイトのためのイオン住入及びベデスタル領域(54)を形成するためのイオン住入を全く行わない場合における不統物温度分布図を示するので、第4区において第3図と対応する部分には同一符号を付いて重複説明を省略する。この場合にはベース幅Wb が第3図に比して大となっている。

これに対して今例えばりんのイオン住人を100 kev をもって 2 × 10 '*co-*のドーズ量を行った場合をみると、第 5 図に示す 渡度分布となり、これ

より高エネルギーの360keVで同ドーズ量 2 ×10'* ca-1をもってりんのイオン往入を行った場合の不 純物濃度分布をみると第6図に示すようになる。 これら第5回及び第6回において第3回と対応す る部分には同一符号を付して重複説明を省略する。 第5図及び第6数を対比して明らかなように、第 5 図の低エネルギーのイオン住入を行う場合にお いてはペース相Wb の短箱化は図られるがこの場 合コレクタの低濃度部の狭隘化すなわちベデスタ ルの効果は全く生じない。またこのイオン往入の エネルギーを高めた場合は第6図を見て明らかな ようにペース幅Wb の紹小化の効果がほとんど生 じない。これらを比較して明らかなようにコンベ ンセイトを行う場合のイオン注入すなわち低エネ ルギー往入と、ペヂスタル領娘(54)を形成するた 'めの高エネルギーのイオン住入によってコンペン セイトの効果とペデスタル部形成の効果を同時に 得ることができない。

なお上述した例においては、第2図 K で説明したように、多結品シリコン半導体間(45) を通じて

特別平3-138946(ア)

エミッタ及びペースの不能物項(45)とかりつであるが、この場合多結晶半導体層(45)との界面に自然酸化による酸化度が発生する。例えば多結晶シリコン半導体層(45)のCVであって、この酸化度の発生はばつらきが生じるのであって、これを通じてペース及びエミッタ領域のため、これを通じてペース及びエミッタ領域の不純物導入を行う場合、その接合がある。

物合有半導体層(2)寸なわちコレクタ電極(35C) のコンタクト部を形成するものであるがこの場合この関口(33)の報を充分大にすればコレクタ抵抗の低減化を図ることができる。

図面の簡単な説明

第 1 図は本発明による半導体装置の一例の略線的拡大断面図、第 2 図 A ~ K は本発明による半導体装置を得る一製造方法における各工程における略線的拡大断面図、第 3 図~第 6 図は不純物遺度分布図、第 7 図及び第 8 図はそれぞれ従来の半導体装置の略線的拡大断面図である。

(1) は半導体領域部、(2) は不純物含有半導体層、 (3) は他の半導体領域部、(4) は不純物拡散阻止層で ある。

松預勞盛


代理人

また、上述の図示した例ではnpn型トランジスタを得る場合であるがpnp型トランジスタを得る場合などにおいても本発明を適用することができる。

H 発明の効果


またこのように不純物拡散阻止阻(4)すなわち袋 関絶経歴(31)を設け、その阴口(33)を通じて不純


特問平3-138946 (8)





半專体裝置,断面図 第 1 図


1 … 平库体验域部 2 ……不批物信用半具体展 3 ---- 他们半条体领域部 4 ---不能特拉散阻止信 21…李串体石体 22 …サプストレイト 23 … 埋止此领域 24 ... 半導体層 25 …コレクタ電極取出し破壊 30 分趾绝缘层 31 农面抢棒居 32…・チャンネルストップ・領域 43….他林春 43W…サイドウォール 45.... 多路品シリフン平準体層 46… エミックを任 47…ペース作動領域 48-…ペース電極取出し領域 49 ヤース連絡領域 50 ヤース模域 51 工三-夕領域 52…. 良事电性层 53....コレクタ領域 54…ペデスタル領域 80 不乾特基人磺磺














特開平3-138946 (9)







不純物濃度分布図 第 3 図



不純物濃度分布図 第 4 図



不託物濃度分布図 第 5 図



不秘物濃度分布図 第 8 図

70 ---- 辛毒体基体

71, 72, 73… 方給品シリコンル

74 ……て-ス電極取りよし傾成

75…… ペース動作領域

78・・・・・エミック領域

77・・・・コレクタ電極取せい情報

78 ···· 12 14 1

78W---サイドフォール


79……ペース点結構域

80・・・・・佐漁及コレクタ情域


81・・・・コレクタ成込み構成

82 ····· 分紅北條人

83・・・・・ケッンネルストゥブ・佼成



從朱の千事体後置の断面図 第 7 図



從朱n半導体改置,對面図 第 8 図

特閒平3-138946 (12)

事税補正審

平成 1年12月平四

计 特許庁長官 古 田 文 敬 版

1.事件の表示

平成 1年 特 許 繳 第276537号

2.発明の名称

光谱体等器

3.接正をする者

事件との関係 特許出題人

住 所 埃京都品川区北品川6丁目7番35号

名 称 (2 1 8) ソ ニ ー 株 式 会 社 代表取録役 大 賃 典 雄

4.代 理 人

住 所 東京都新省区西新宿1丁目8番1号 TEL 03-343-582180 (新宿ビル)

氏 名 (8088) 弁理士 松 獺 秀 盛

5. 補正命令の日付 平成 年 月 日

6.補正により増加する請求項の数

7. 補正の対象

明細書の発明の詳細な説明の行 及び図画

8.福正の内容



(1) 明知客中、第12頁5行「除去し、再び」を「除去し、全面的にSiO』等の絶縁層(43)をCV D法等によって全面的に形成し、再び」に訂正する。

(2) 同、同頁11行「多結品半導体層(35)」を「絶 練層(43)及び多結晶半導体層(35)」に訂正する。

- (3) 同、第13頁7行「よって全面的に」を「よって更に全面的に」に訂正する。
- (4) 何、第16頁3行「pnp型」を「npn型」 に訂正する。
- (5) 図面中、第2図 ! を別紙のとおり訂正する。

整在 22下統領(スン注入代域) 7 所数 2 39エーナンでスクル 40 31 33 35C コレッタを指 24 22 21 21 22 22 21 22 23 80 1(25) 32

第 2 図

補正図

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成10年(1998)8月21日

【公開番号】特開平3-138946 【公開日】平成3年(1991)6月13日 【年通号数】公開特許公報3-1390 【出願番号】特願平1-276537 【国際特許分類第6版】

H01L 21/331 29/73

[FI]

H01L 29/72

平成 8年10月24日

特許庁長官 荒 非 寿 先 股

1. 事件の表示

平成 1年 特 析 税 無276537号

2.雑正をする者

事件との関係 特許出職人

性 茂 東京都品川区北品川6丁目7番35号

名 称(218)ソニー 株 式 会 社 代表取特役 出 井 斧 之

3.化理人

住 所 東京都野市区西新市 1丁目 8 巻 1号 Til 03.3343.5821市 (新戸ビル) 氏 名 (8089) 弁司士 な 類 秀 喜


平成 年 月

5.補正により増加するは求項の数

京組書の発明の辞籍な説明の復、図団及び平式 1年12月28日付け手頭補正書の指正の内容の領。

7. 雑正の内容

- (1) 明確書中、第7頁5行「選択的に第2単電母の例では」を「選択的に額2 毎電型、この例では」と訂正する。
- 12 料、第8頁9行(そして第2図Cに示すよう、」を「そして第2図Cに示 すように、」と訂正する。
- 13 段、第13頁4行「第1課電型」を「第2事電型」と訂正する。
- (4) 月、第17頁 7 行「理込み領域(32)」を「埋込み領域(23)」と訂正する。
- ⑤ 同、第21頁3行「(84)」を「(80)」と訂正する。
- 15) 同、第23頁3行「退体層(42)」を「等体層(24)」と訂正する。
- ① 図画中、祭1詞、第2図B、第2図E及び第2図Kをお試のように挑正す
- (8) 平成1年12月28日付け手続補正書の括正の内容中、第1項を削除して原引 福書に戻し、改めて明知書中、第12頁5行「飲去し、耳び」を「除去し、 sio.特の絶縁層(43)をCVD法等によって全面的に形成し、再び」と訂正す



牛專体 我置。断面团 第100



54…ペゲスナル領域 80….不能物導人領域

